具备分布式片上供电能力的互补金属氧化物半导体（CMOS）兼容储能电池对于先进系统级芯片（SoC）的发展至关重要。然而此类器件迄今尚未见报道。当前基于分立电池的SoC集中式电源架构，因冗余封装材料和极耳的存在，表现出较低的储能密度、能量利用效率和集成能力。本研究开发了适用于SoC分布式片上供电的CMOS兼容锂离子电池（CLIBs）。阳极与阴极分别制备于两片不同晶圆上，通过电解质和隔膜键合形成CLIBs。该CLIBs展现出3.54 mAh cm<sup>-2</sup>的面容量。−2以及34.375 mWh cm的能量密度−3在0.1C条件下，该设计简化了采用硅通孔和重分布层电路的多传感器SoC集成。此外，与集中式供电架构相比，双CLIB分布式供电架构的能量利用效率提升近一倍。
图文摘要
引言
在后摩尔时代，传统微缩工艺带来的性能提升已趋于停滞。1,2因此，三维（3D）互补金属氧化物半导体（CMOS）单片集成系统芯片（SoC）凭借其灵活的异构设计、多功能集成和高能效利用率正逐步发展。3,4,5,6以智能手机为例，其通过高度集成的SoC实现无线通信、数据处理和导航等多种功能。7,8,9这些功能依赖于独立锂离子电池提供的集中式持续电力供应。10然而，随着SoC功能与功耗需求的增长，离散电池的集中供电模式逐渐显现效率低下问题。例如，5,000 mAh容量的电池理论上可为智能手机提供约23小时的中等强度运行，但实际续航时间仅能达到约5小时（表S1）。11,12这种低能量利用效率源于单块电池与SoC中功能芯片/模块之间繁冗的电能转换过程导致的显著功率转换损耗。与此同时，采用冗余封装材料和极耳的分立式锂离子电池表现出较低的能量存储密度和三维CMOS集成度。因此，具备分布式片上供电能力的高度可集成锂离子电池，对于提升高性能SoC的能量利用效率并减小尺寸/重量至关重要。 分立式集成微系统中的微型化电池经历了从叠层薄膜结构到平面叉指设计，再到复杂三维架构的渐进式演变。13,14,15,16尽管在性能和结构效率方面有所突破，但这些进展主要受限于表面贴装架构。近期制造策略已实现在单一基底上顺序堆叠或共面沉积集流体、阳极和阴极来构建微型电池。17,18然而，由于功能材料存在断裂、粘附性不足及形状保持能力欠缺等问题，阳极或阴极的厚度（体积）与结构设计受到限制，最终导致容量与能量存储密度下降。19,20与此同时，这些器件仍以未封装的裸电芯形态存在，21需要采用补充性封装、极耳和引线键合连接以实现芯片级部署（图S1A）。该封装结构可防止电解液泄漏，并阻隔湿气和氧气渗入以延长储能器件寿命；引线键合连接则建立了储能器件极耳与其他微电子芯片/模块引脚之间的电气互连。22,23值得注意的是，封装材料和引线键合材料通常占微电池总体积/重量的50%以上，严重降低了体积能量密度（低于30 mAh cm³）。−3).24,25为解决这些局限性，新兴方法尝试将集流体重新用作密封外壳，以取代传统的金属层压或软包封装。26然而，这些示范性研究通常聚焦于器件级封装范式或电极结构优化，所获得的储能器件仍须依赖表面贴装或引线键合集成技术以实现系统级芯片（SoCs）内部电气互连，从而导致集成度、能量密度及系统可靠性均处于较低水平。 一种更具前景的可集成储能电池制备范式是利用晶圆级单片集成技术实现电极结构的逐层制造与垂直堆叠，这种工艺能够消除额外的极耳与封装部件。27,28,29这一概念可通过CMOS兼容工艺实现，即在标准晶圆上制造功能结构并将其集成至储能电池中。同时，三维异构集成技术提供硅通孔（TSVs）与重布线层（RDLs）等电气互连结构，以高带宽、低延时、低功耗的特性实现储能电池与其他微电子芯片之间的现场高密度电气互连。30,31,32因此，与后CMOS工艺兼容且支持晶圆级系统集成的特性使得采用CMOS兼容微加工技术实现可充电储能电池的系统级单片集成，将显著提升智能SoC的集成度、能量密度及系统可靠性。 本研究首次提出了一种与CMOS工艺兼容的晶圆级可充电锂离子电池单片式设计、制造及集成方案。我们针对片上储能领域长期存在的关键挑战——缺乏可单片集成至系统级芯片(SoC)中且能实现分布式按需供电的CMOS兼容晶圆级锂离子电池架构——提出了解决方案。基于富锂锰(LRM)//Si@C电化学体系制备的CMOS兼容锂离子电池(CLIBs)，单个电池在19.96 mm²面积内实现了2.25 mAh的容量3硅晶圆腔体在0.1°C条件下的面容量为3.54毫安时/平方厘米−2体积能量密度为34.375毫瓦时/立方厘米−3基于晶圆键合后的总厚度进行计算。此外，在2.0-4.8V高压工作范围内，该CLIBs能稳定驱动多传感器通信SoC，且储能-传感模块的重量较传统刚性印刷电路板（PCB）系统减轻了10倍（功能相同条件下）。我们还通过实验验证了双CLIB分布式供电架构相较于传统集中式供电架构具有近两倍的容量利用效率，为SoC提供了高度集成的按需供电解决方案（图S1B）。
